آی‌بی‌ام و شرکا نخستین تراشه 5 نانومتری جهان را معرفی کردند

آی‌بی‌ام که در ساخت این تراشه 5 نانومتری از مشارکت سامسونگ و گلوبال‌فاندریز نیز بهره برده است، مدعی است با فناوری جدید می‌تواند تا 30 میلیارد ترانزیستور را روی تراشه‌ای با مساحت 50 میلی‌متر مربع جای دهد.  این در حالی است که تراشه 7 نانومتری آی‌بی‌ام که حدود دو سال پیش معرفی شد، 20 میلیارد تزانزیستور را در خود جای داده بود.

تراشه جدید علاوه بر بهبود مصرف برق، ارتقای بازده و افزایش تراکم اجزا، ویژگی برجسته دیگری نیز دارد و آن بهره‌گیری از معماری و فناوری GAAFET است. این تراشه 5 نانومتری یکی از نخستین نمونه‌هایی است که در آن از ترانزیستورهای افقی gate-all-around (تصویر زیر) استفاده شده است. همچنین اولین تراشه‌ای است که به‌طور جدی از لیتوگرافی فرابنفش شدید (Extreme Ultraviolet Lithography) استفاده کرده است.

معماری GAAFET را می‌توان جایگزین آتی معماری کنونی finFET محسوب کرد. آی‌بی‌ام می‌گوید، تراشه‌های finFET را نیز می‌توان تا مقیاس 5 نانومتر کوچک‌ کرد، اما محدودیت‌های ناشی از چیدمان عمودی ترانزیستورهای آن به افت بازده تراشه منجر می‌شود. این در حالی است که با معماری GAAFET و بهره‌گیری از لیتوگرافی فرابنفش شدید می‌توان مقیاس لیتوگرافی را به 3 نانومتر نیز کاهش داد.

معماری GAAFET نوعی معماری دوبعدی است و با همان تخصص، همان دستگاه‌ها، و همان تکنیک‌های رایج در معماری finFET پیاده‌سازی می‌شود. اما تفاوت تعیین‌کننده GAAFET، چیدمان ترانزیستورها است که اجازه می‌دهد برق با آزادی بیشتری درون اجزای تراشه جریان پیدا کند. این‌گونه ترانزیستورها را gate-all-around می‌نامند زیرا ماده سازنده گیت (بیتی که کانال ارتباطی ترانزیستورها را روشن/خاموش می‌کند)، ترانزیستورها را احاطه کرده است.

معماری GAAFET را به چند روش می‌توان پیاده کرد که از این میان، آی‌بی‌ام/سامسونگ/گلوبال‌فاندریز طرح افقی را برای ترانزیستورها انتخاب کرده‌اند.

ساخت تراشه با استفاده از فناوری GAAFET، بسیار جالب است. در این روش، ابتدا لایه‌هایی از سیلیکون و سیلیکون‌ژرمانیوم متناوبا روی هم چیده می‌شوند. سپس طی فرآیندی موسوم به لایه‌برداری اتمی، سیلیکون‌ژرمانیوم را به‌دقت از میان این ساختار چندطبقه بیرون می‌‌آورند. آنچه باقی می‌ماند، لایه‌های سیلیکون و فضای خالی بین آن‌ها است که قبلا توسط سیلیکون‌ژرمانیوم اشغال شده بود. به لایه‌های باقی‌مانده سیلیکون اصطلاحا نانوورق (nanosheet) گفته می‌شود. سرانجام، بی‌آنکه این نانوورق‌ها خم شوند، فضای خالی بین آن‌ها با فلز سازنده گیت‌ها پر می‌شود. این فلز باید نسبت گذردهی بالایی داشته باشد. پر کردن فواصل خالی کار آسانی نیست و آی‌بی‌ام برای این کار از تکنیک‌های شیمیایی خاص و روشی موسوم به لایه‌نشانی اتمی (atomic layer deposition) استفاده کرده است.

یکی از مزیت‌های مهم معماری 5 نانومتری GAAFET آی‌بی‌ام، پیچیدگی بسیار کمتر آن در مقایسه با معماری‌های جاری و قبلی است. از زمان لیتوگرافی 28 نانومتری به این سو، پیچیدگی تراشه‌ها بیشتر شده است، زیرا در عین حالی که اندازه آن‌ها کاهش می‌یافت باید ریزسخت‌افزارهای بیشتری در آن‌‌ها جای می‌گرفت و تراکم آن‌ها در سطح تراشه بیشتر می‌شد. همین موضوع هزینه ساخت را افزایش می‌داد.  

البته بعید است که تراشه‌های 5 نانومتری به این زودی‌ها روی تجهیزات الکترونیکی به‌کار گرفته شوند. در واقع، ما هم‌اکنون در دوران تراشه‌های 10 نانومتری به سر می‌بریم و حتی از تراشه‌های 7 نانومتری هم خبری نیست.

به گفته آی‌بی‌ام، تراشه جدید 5 نانومتری در مقایسه با تراشه‌های 10 نانومتری فعلی با فرض همان میزان مصرف برق، 40 درصد بازده بیشتری دارند و مصرف برق آن‌ها با فرض همان مقدار بازده، 75 درصد کمتر است.